Acasa | Trimite referat | Cere referat | Contact

Referat Generator de tact

Generator de tact

Categorie: Referate Informatica

Referat downloadat de: 212 ori.

Cauta referat dupa: generator tact

Descriere referat:

82C284 - Generator de tact si interfata READY pentru procesoarele 80286 * genereaza semnalul de tact pentru 80286 * utilizeaza cristal sau semnal TTL ca sursa de frecventa * furnizeaza READY local si READY MULTIBUS * este realizat in tehnologie CHMOS * genereaza Reset-ul sistemului * este furnizat in pastile de 18 si 20 pini. +---------+ ARDY ??|1 18 |?? Vcc SRDY\ ??|2 17 |?? ARDYEN\ SRDYEN\ ??|3 16 |?? S1\ READY\ ??|4 15 |?? S0\ EFI ??|5 14 |?? N.C. F/C\ ??|6 13 |?? PCLK X1 ??|7 12 |?? RESET X2 ??|8 11 |?? RES\ GND ??|9 10 |?? CLK +---------+ 1.DESCRIEREA PINILOR Simbol Tip Nume si functie ------------------------------------------ CLK O System clock este un semnal utilizat de procesor si de dispozitivele care se sincronizeaza cu microprocesorul. Frecventa acestui semnal trebuie sa fie de doua ori mai mare decit frecventa tactului intern al microprocesorului. CLK poate fi conectat la intrari TTL si la intrari MOS. F/C\ I Frequency/Crystal select specifica tipul sursei de frecventa. Cind este strapat LOW un oscilator intern genereaza CLK. Cind este strapat HIGH intrarea EFI comanda CLK. X1,X2 I Crystal In sunt doi pini la care se conecteaza cristalul extern necesar oscilatorului intern. EFI I External frequency In este sursa de frecventa cind F/C\ este HIGH. PCLK O Peripheral Clock este o iesire cu frecventa de doua ori mai mica decit CLK si cu factorul de umplere 1/2. ARDYEN\ I Asynchronous ready enable este activ LOW si alege pe ARDY\ ca sursa de ready pentru ciclul de bus curent. ARDY\ I Asynchronous ready este actv LOW si este folosit pentru a termina ciclul de bus curent. Intrarea ARDY poate fi asincrona cu CLK. SRDYEN\ I Asynchronous ready enable este activ LOW si alege pe SRDY\ ca sursa de ready pentru ciclul de bus curent. SRDY\ I Asynchronous ready este actv LOW si este folosit pentru a termina ciclul de bus curent. READY\ I Ready este o iesire activa LOW care permite terminarea ciclului curent de bus. READY\ este o iesire open colector care necesita un rezistor extern. S0\,S1\ I Status prepara 82C284 pentru un ciclu de magistrala. S0 si S1 sincronizeaza PCLK cu ceasul intern al procesorului si controleaza semnalul READY. RESET

Alte referate din materia: Informatica

Nr.	Nume referat	Hits
1	mtSZPKbW	20
2	TkkvMlabSupl	50
3	qzpymq@dxuzju.com	147
4	email@gmail.com	269
5	pfuqxd@exjswl.com	287
6	ncqcez@hdtnnq.com	244
7	Hard	722
8	ISTORIA INTERNET-ULUI	782
9	Impera	469
10	Info Doc	524
11	Info-TIRON	467
12	Informatica - Grafica pentru web	938
13	Informatica - Introducere in HTML	711
14	Initiere in pc	701
15	Instalarea sistemului de operare Windows	593
16	Internetul ca sursa de comunicare	580
17	Istoria Internetului	617
18	Istoria calculatorului	539
19	Istoria metodelor de proiectare	359
20	Java visavis de C++	401
21	Java vizavi de C	333
22	LIMBAJUL DE PROGRAMARE PASCAL - Programul defineste tipul salariat, o inregistrare cu variante, valorile citite fiind salvate in fisierul salariat.dat	0
23	Limbajul C	413
24	Lista vinuri prg	322
25	Lotus software	293

Acasa Trimite referat Cere referat Adauga la favorite Seteaza ca homepage Contact libertateailuziei Trailere Filme Filme Noi Jocuri Online Jocuri Barbie Jocuri pentru Copii GameBox.ro Make Money Bucuresti regim hotelier